

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 07094595 A

(43) Date of publication of application: 07.04.95

(51) Int. CI

H01L 21/8238 H01L 27/092

(21) Application number: 05256386

(22) Date of filing: 20.09.93

(71) Applicant:

FUJITSU LTD

(72) Inventor:

HASHIMOTO KOICHI

(54) SEMICONDUCTOR DEVICE AND FABRICATION THEREOF


(57) Abstract:


PURPOSE: To obtain a semiconductor device having a local wiring which can deal with fine patterning of element while suppressing the parasitic resistance of source and drain and the junction leakage by forming a connection conductor pattern in an opening made through an insulation film and the periphery thereof such that the conductor pattern touches a conductive part only within the opening.


CONSTITUTION: The semiconductor device comprises a plurality of semiconductor elements TR formed on semiconductor substrates 10, 11, an insulation film 37 covering a conductive part constituting the semiconductor element TR, and an opening 46 made through the insulation film 37 in a region covering a different conductive part. A connection conductor pattern 31 is formed at least in the opening 46 and on the peripheral insulation film 37 such that the pattern 31 touches a plurality of conductive parts only within the opening 46. For example, at least a part of the semiconductor element TR is a MOS transistor and the gate electrode 14q thereof is connected with the

diffusion layer 14d of the semiconductor substrates 10, 11 through the connection conductor pattern 31.

COPYRIGHT: (C)1995,JPO







THIS PAGE BLANK (USPTO)

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A) (11)特許出願公開番号

特開平7-94595

(43)公開日 平成7年(1995)4月7日

(51) Int. Cl. 6

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 21/8238 27/092

9170-4M

H01L 27/08

321

審査請求 未請求 請求項の数16 FD (全13頁)

(21)出願番号

特願平5-256386

(22)出願日

平成5年(1993)9月20日

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番

(72)発明者 橋本 浩一

神奈川県川崎市中原区上小田中1015番

地 富士通株式会社内


(74)代理人 弁理士 岡本 啓三


(54) 【発明の名称】半導体装置及びその製造方法


(57)【要約】

【目的】CMOSを有する半導体装置に関し、素子の微 細化に対応できる局所配線を形成すること。

【構成】半導体素子の導電型半導体層とフィールド酸化 膜の上の配線を接続する場合や、導電型半導体層同士を 接続する場合に、半導体素子や配線を覆う層間絶縁膜の うち導電型半導体層から配線に至る領域に開口部が形成 され、その開口部内とその周囲に局所配線が形成されて いることを含む。







1

【特許請求の範囲】

【請求項1】半導体基板(10,11,12)に形成された複 数の半導体素子(TR、~TR。)と、

前記半導体素子(TR」~TR。)を構成する導電部分を覆 う絶縁膜(37)と、

前記絶縁膜(37)のうちの異なる前記導電部分を包含す る領域に形成された開口部 (45~49, 56, 57) と、

少なくとも前記開口部 (45~49, 56, 57) 内とその周囲 の前記絶縁膜(37)の上に形成されて、前記開口部(45 ~49,56,57) 内のみで複数の前記導電部分間と接触す る接続用導体パターン(31~35、58、59)とを有するこ とを特徴とする半導体装置。

【請求項2】前記半導体素子(TR₁~TR₆)の少なくと も一部はMOSトランジスタであって、該MOSトラン ジスタのゲート電極(13g, 14g, 15g, 16g) は前記 接続用導体パターン(31~35)を介して前記半導体基板 (10, 11, 12) の拡散層(13d, 14d, 15d, 16d, 17 sd, 18sd) に接続することを特徴とする請求項1記 載の半導体装置。

【請求項3】前記拡散層(13d~16d、13s~16s、 17 s d, 18 s d) の表面には、自己整合的に形成された 導電層(43)が重なって存在していることを特徴とする 請求項2記載の半導体装置。

【請求項4】複数の前記半導体素子(TR, ~TR。)の少 なくとも一部はMOSトランジスタ、前記導電部分の一 部はそのゲート電極 (13g, 14g, 15g, 16g) であっ て、前記接続用導体パターン(58,59)の一部は、該ゲ ート電極(13g, 14g, 15g, 16g) 同士を接続してい ることを特徴とする請求項1記載の半導体装置。

【請求項5】複数の前記半導体素子(TR₁~TR₆)の少 なくとも一部はMOSトランジスタであって、該MOS トランジスタのゲート電極 (13g~18g) はタングス テンシリサイドを含むことを特徴とする請求項1、2、 3 又は 4 記載の半導体装置。

【請求項6】複数の前記半導体素子(TR, ~TR,)の少 なくとも一部はMOSトランジスタであって、該MOS トランジスタのゲート電極 (13g~18g) の上部には自 己整合的に形成された導電層(43)が形成されているこ とを特徴とする請求項1記載の半導体装置。

【請求項7】前記接続用パターン(31~35, 58, 59)の 40 一部は、前記絶縁膜(37)の別々の前記開口部(45~4 9,56,57) 内で別々の前記導電部を接続していること を特徴とする請求項1記載の半導体装置。

【請求項8】前記接続用導体パターン(71)は、前記半 導体基板(10, 11, 12)の複数の拡散層(63d, 64d) を覆う絶縁膜の上に形成され、かつ、該拡散層 (63d, 64d) の上にそれぞれ形成された開口部 (66) を通して 複数の該拡散層(63d,64d)同士を接続していること を特徴とする請求項1記載の半導体装置。

【請求項9】半導体基板(10,11,12)に形成される各 50

種半導体素子(TR,~TR,)ないしその構成部分とし て、第一の導電層(13d~16d)と第二の導電層(28, 29) とを絶縁して形成する工程と、

前記第一の導電層(13d~16d)と前記第二の導電層 (28, 29) を覆い酸化シリコンを主成分とする絶縁膜 (37) を形成する工程と、

前記絶縁膜(37)をパターニングして前記第一の導電層 (13d~16d) と前記第二の導電層(28, 29) を跨ぐ領 域に開口部(45~49)を形成する工程と、

前記開口部(45~49)を含む領域にタングステン又はタ ングステン含有導電性材料よりなる導電膜を形成するエ 程と、

フッ素含有ガスで生成したプラズマを用いるエッチング とマスクを使用して前記導電膜をパターニングすること … により、少なくとも前記開口部(45~49)内に前記導電 膜を残存させる接続用配線(31~35)を形成する工程と を有することを特徴とする半導体装置の製造方法。

【請求項10】前記導電膜のパターニング工程におい て、前記半導体基板(10,11,12)に水平な方向へのエ ッチング速度は、前記半導体基板(10, 11, 12)に垂直 な方向のエッチング速度の1/3であることを特徴とす る請求項9記載の半導体装置の製造方法。

【請求項11】前記第一の導電層(13d~16d)は拡散 層であって、該拡散層の表面に自己整合的に導電層(4 3) が形成されていることを特徴とする請求項11記載 の半導体装置の製造方法。

【請求項12】第二の導電層(28, 29)はゲート電極 (13g~16g) であって、該ゲート電極(13g~16g) の上部は自己整合的に形成された導電層(43)が形成さ 30 れていることを特徴とする請求項11記載の半導体装置 の製造方法。

【請求項13】半導体基板(10,11,12)の上に形成さ れた複数の拡散層(13d~16d)と、前記第一の導電層 (28, 29) を覆う絶縁膜(37) と、該拡散層(13 d~16 d) の上方にあって側部に絶縁性のサイドウォール (4) 2) を有する複数の第一の導電層 (28, 29) と、少なく とも一部が該第一の導電層(28, 29)の上に形成された 複数の第二の導電層(31~35)とを含み、

前記第二の導電層(31~35)のうち少なくとも1つが、 前記絶縁膜(37)に形成された1つの開口部(46)内で 前記拡散層(14d)及び前記第一の導電層(28)に接触 し、かつ、該開口部(46)内に一部が存在する前記拡散 層(14d)を内包する活性領域(23)の縁部は、該開口 部(46)内部にある前記第一の導電層(14d)及び前記 サイドウォール(42)を内包する領域に重なっているこ とを特徴とする半導体装置。

【請求項14】半導体基板(10,11,12)の上に形成さ れた複数の拡散層(13d~16d)と、該拡散層(13d~ 16d) の上方にあって側部に絶縁性のサイドウォール (42) を有する複数の第一の導電層(28, 29) と、前記

第一の導電層 (28, 29) を**覆**う絶縁膜 (37) と、少なく とも一部が該第一の導電層 (28, 29) の上に形成された 複数の第二の導電層 (31~35) とを含み、

前記第二の導電層(31~35)のうち少なくとも1つが、前記絶縁膜(37)に形成された1つの開口部(46)内で前記拡散層(14d)及び前記第一の導電層(28)に接触し、該開口部(46)内にある前記サイドウォール(42)の幅は該開口部(46)の内側よりも外側の方が広いことを特徴とする半導体装置。

【請求項15】半導体基板(10,11,12)の上に形成された複数の拡散層(13d~16d)と、該拡散層(13d~16d)と、該拡散層(13d~16d)の表面に金属又は高融点金属シリサイドよりなる自己整合導電層(43)と、該自己整合層(43)の上方にあって側部に絶縁性のサイドウォール(42,37)を有する複数の第一の導電層(28,29)と、前記第一の導電層(28,29)を覆う絶縁膜(37)と、少なくとも一つが該第一の導電層(28,29)の上に形成された複数の第二の導電層(31~35)とを含み、

前記第二の導電層 (31~35) のうち少なくとも1つが、 前記絶縁膜 (37) に形成された1つの開口部 (46) 内で 20 前記自己整合導電層 (43) 及び前記第一の導電層 (28) に接触し、前記開口部 (46) 内で前記サイドウォール (42, 37) が前記自己整合導電層 (43) に一部重なって いることを特徴とする半導体装置。

【請求項16】少なくとも絶縁性のサイドウォール(42)を有する第一の導電層(28)とその他の導電層(14d)とを有する半導体素子(TR,)を半導体基板(10,11)上に形成する工程と、

前記半導体素子 (TR,) の上に絶縁膜 (37) を形成する 工程と、

前記絶縁膜(37)のうち少なくとも前記第一の導電層(28)と他の導電層(14d)に跨がる領域にある部分を選択的に除去して開口部(46)を形成するとともに、該開口部(46)内で前記絶縁膜(37)の一部を前記サイドウォール(42)の側部に残存させる工程と、

前記開口部 (46) を覆う導電膜を全体に形成する工程 と、

前記導電膜をパターニングして、少なくとも前記開口部(46)内に残存させて第二の導電層(31)を形成する工程とを有することを特徴とする半導体装置の製造方法。 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置及びその製造方法に関し、より詳しくは、相補形MOS(CMOS)を有する半導体装置及びその製造方法に関する。半導体集積回路装置の大規模化にともない、高速論理回路と大容量メモリが同一半導体チップの上に搭載されたLSIが一般的に使用されている。半導体集積回路の高速動作のためには、MOSトランジスタを微細化して性能を向上することと、微細化による集積度の増大が最も有

効である。さらに、寄生成分低減の対策としてMOSトランジスタのゲート電極の低抵抗化、ソース/ドレイン拡散層の実効的な低抵抗化が有効である。また、配線密度を上げることにより、集積度を増やし、平均配線長を短縮することも効果がある。

【0002】一方、この種のデバイスのメモリとしては、6つのMOSトランジスタを使用するSRAMセルが用いられることが多く、この装置では、大容量化のためにセル面積を縮小することが望まれる。

10 [0003]

【従来の技術】MOSトランジスタの基本性能の向上は、スケーリング則に従い、面方向の寸法の縮小、縦方向の拡散層の厚さの縮小化によって達成されてきれている。MOSトランジスタのゲート電極の低抵抗化には、高融点金属シリサイドとポリシリコンを積層し、これをパターニングしたポリサイドゲート、或いは、ポリシリコン上に高融点金属シサイドを自己整合的に形成するサリサイド技術が知られている。

【0004】また、ソース/ドレイン拡散層の実効的な低抵抗化には、拡散層上に高融点金属シリサイドを自己整合的に形成するサリサイド技術、或いはその拡散層上に選択的に気相成長法で金属膜を形成する技術が知られている。さらに、配線密度増大のためには、層間絶縁膜の開口部を通して配線をコンタクトするのに対して、層間絶縁膜なしで配線する技術、いわゆる局所配線技術が知られている。この技術は、SRAMセルにも用いられ、これによりセル面積の縮小化が図られている。

【0005】また、pチャネルMOSトランジスタについては、p形ゲート電極を使用する表面チャネル形pM OSトランジスタを使用する必要がでてきたが、上記のようなシリサイドが上部に形成されたゲート電極ではその内部の不純物が横方向に拡散しやすい。また、pMOSトランジスタとnMOSトランジスタをそれぞれnウェル、pウェルに形成するために、それらのトランジスタは分離されて配置され、その間隔は大きくなり、特にSRAMセルにおいて顕著である。この場合、pMOSトランジスタのp型ゲート電極とnMOSトランジスタのn形ゲート電極を局所配線で接続する方法が知られている。

【0006】例えば、局所配線については米国特許公報 USP4,821,085に記載され、その形成方法は、USP 4,804,636、USP4,793,896に開示されている。ま た、局所配線を利用したSRAMについては、USP 4,804,636、USP4,975,756、に開示されている。さ らに、分離されたp'ゲートとn'ゲートを局所配線で 接続したものはUSP4,804,636、USP4,890,141に 記載されている。

【0007】その局所配線は、例えば図12に示すような構造となっている。図において、半導体基板1のうちフィールド絶縁膜2で囲まれた領域にはトランジスタ3

50

が形成され、そのフィールド絶縁膜2の上には配線4が 形成されている。そして、トランジスタ3のドレイン5 と配線4を局所配線により接続する場合には、フィール ド絶縁膜2、ゲート電極6、ドレイン層5及びソース層 7の表面に沿って窒化チタン膜8を形成した後に、これ をパターニングしてトランジスタ3のドレイン層5から 配線4にかけた部分にその窒化チタン膜8を残し、これ を局所配線9として使用する。

【0008】なお、ゲート電極6、ドレイン層5、ソース層7の表面には、サリサイド技術により形成されたチタンシリサイド層10が形成されている。

[0009]

【発明が解決しようとする課題】ところで、局所配線 9 を形成するために窒化チタン膜 8 をパターニングする際には、ゲート電極 6、ソース層 5 の上にある窒化チタン膜 8 はエッチングにより除去される。しかし、半導体装置の微細化が進むにつれて、サリサイド技術により形成されたチタンシリサイド層 1 0 が薄くなってくるので、局所配線 9 に用いる窒化チタン膜 8 とのエッチング選択比が不足するようになってきた。従って、上記した構造の局所配線 9 は微細化された半導体装置には適用できない。

【0010】また、タングステンシリサイドとポリシリコンからなるポリサイド膜をゲート電極6の構成膜として使用する場合には、窒化チタン膜8とのエッチング選択性がないので、上記した局所配線9を使用できない。微細トランジスタの性能を向上し、かつ寄生成分を抑制して論理回路の高速化を達成するためには、タングステンポリサイドゲート又はチタンシリサイドを形成したサリサイドゲートが必要である。同時に、SRAM等の半導体装置の集積度を向上させる必要があるが、上記したように局所配線パターンの形成精度が十分に向上していないのが現状である。

【0011】本発明はこのような問題に鑑みてなされたものであって、素子の微細化に対応できる局所配線を有し、しかも、ソース、ドレインの寄生抵抗と接合リークを抑制する半導体装置及びその製造方法を提供することを目的とする。

[0012]

【課題を解決するための手段】上記した課題は、図3に例示するように、半導体基板10,11,12に形成された複数の半導体素子TR,~TR。と、前記半導体素子TR,~TR。を構成する導電部分を覆う絶縁膜37と、前記絶縁膜37のうちの異なる前記導電部分を包含する領域に形成された開口部45~49,56,57内とその周囲の前記絶縁膜37の上に形成されて、前記開口部45~49,56,57内のみで複数の前記導電部分間と接触する接続用導体パターン31~35、58、59とを有することを特徴とする半導体装置によって達成する。

【0013】または、前記半導体素子 TR_1 ~ TR_4 の少なくとも一部はMOSトランジスタであって、該MOSトランジスタのゲート電極13g, 14g, 15g, 16gは前記接続用導体パターン31~35を介して前記半導体基板10, 11, 12の拡散層13d, 14d, 15d, 16d, 17sd, 18sd は接続することを特徴とする半導体装置によって達成する。

6

【0014】または、図4に例示するように、前記拡散層 $13d\sim16d$ 、 $13s\sim16s$ 、17sd, 18sdの表面には、自己整合的に形成された導電層43が重なって存在していることを特徴とする半導体装置によって達成する。または、図6に例示するように、複数の前記半導体素子18, ~ 18 , ~ 0 の少なくとも一部はMOSトランジスタ、前記導電部分の一部はそのゲート電極13g, 14g, 15g, 16g であって、前記接続用導体パターン58, 59の一部は、該ゲート電極13g, 14g, 15g, 16g 同士を接続していることを特徴とする半導体装置により達成する。

【0015】または、複数の前記半導体素子TR、~TR。の少なくとも一部はMOSトランジスタであって、該MOSトランジスタのゲート電極13g~18gはタングステンシリサイドを含むことを特徴とする半導体装置によって達成する。または、図4に例示するように、複数の前記半導体素子TR、~TR。の少なくとも一部はMOSトランジスタであって、該MOSトランジスタのゲート電極13g~18gの上部には自己整合的に形成された導電層43が形成されていることを特徴とする半導体装置によって達成する。

【0016】または、図1に例示するように、前記接続用パターン31~35,58,59の一部は、前記絶縁膜37の別々の前記開口部45~49,56,57内で別々の前記導電部を接続していることを特徴とする半導体装置によって達成する。または、図9に例示するように、前記接続用導体パターン71は、前記半導体基板10,11,12の複数の拡散層63d,64dを覆う絶縁膜の上に形成され、かつ、該拡散層63d,64dの上にそれぞれ形成された開口部66を通して複数の該拡散層63d,64d同士を接続していることを特徴とする半導体装置によって達成する。

【0017】または、図1~図4に例示するように、半導体基板10,11,12に形成される各種半導体素子TR、~40 TR,ないしその構成部分として、第一の導電層13 d~16 dと第二の導電層28,29とを絶縁して形成する工程と、前記第一の導電層13 d~16 dと前記第二の導電層28,29を覆い酸化シリコンを主成分とする絶縁膜37を形成する工程と、前記絶縁膜37をパターニングして前記第一の導電層13 d~16 dと前記第二の導電層28,29を跨ぐ領域に開口部45~49を形成する工程と、前記開口部45~49を含む領域にタングステン又はタングステン含有導電性材料よりなる導電膜を形成する工程と、フッ素含有ガスで生成したプラズマを用いるエッチングとマスクを使用して50 前記導電膜をパターニングすることにより、少なくとも

前記開口部45~49内に前記導電膜を残存させる接続用配線31~35を形成する工程とを有することを特徴とする半導体装置の製造方法によって達成する。

【0018】または、前記導電膜のパターニング工程において、前記半導体基板10,11,12に水平な方向へのエッチング速度は、前記半導体基板10,11,12に垂直な方向のエッチング速度の1/3であることを特徴とする請求項9記載の半導体装置の製造方法によって達成する。または、前記第一の導電層13d~16dは拡散層であって、該拡散層の表面に自己整合的に導電層43が形成され10でいることを特徴とする請求項11記載の半導体装置の製造方法によって達成する。

【0019】または、第二の導電層28,29はゲート電極 13g~16gであって、該ゲート電極13g~16gの上部は 自己整合的に形成された導電層43が形成されていること を特徴とする請求項11記載の半導体装置の製造方法に よって達成する。または、図7(e)に例示するように、 半導体基板10,11,12の上に形成された複数の拡散層13 d~16dと、前記第一の導電層28, 29を覆う絶縁膜37 と、該拡散層13 d~16 dの上方にあって側部に絶縁性の 20 サイドウォール42を有する複数の第一の導電層28.29 と、少なくとも一部が該第一の導電層28,29の上に形成 された複数の第二の導電層31~35とを含み、前記第二の 導電層31~35のうち少なくとも1つが、前記絶縁膜37に 形成された1つの開口部46内で前記拡散層14d及び前記 第一の導電層28に接触し、かつ、該開口部46内に一部が 存在する前記拡散層14 dを内包する活性領域23の縁部 は、該開口部46内部にある前記第一の導電層14d及び前 記サイドウォール42を内包する領域に重なっていること を特徴とする半導体装置によって達成する。

【0020】または、図8に例示するように、半導体基板10,11,12の上に形成された複数の拡散層13d~16d と、該拡散層13d~16dの上方にあって側部に絶縁性のサイドウォール42を有する複数の第一の導電層28,29 と、前記第一の導電層28,29を覆う絶縁膜37と、少なくとも一部が該第一の導電層28,29の上に形成された複数の第二の導電層31~35とを含み、前記第二の導電層31~35のうち少なくとも1つが、前記絶縁膜37に形成された1つの関口部46内で前記拡散層14d及び前記第一の導電層28に接触し、該開口部46内にある前記サイドウォール42の幅は該開口部46の内側よりも外側の方が広いことを特徴とする半導体装置により達成する。

【0021】または、図8(b) に例示するように、半導体基板10,11,12の上に形成された複数の拡散層13 d~16 d と、該拡散層13 d~16 d の表面に金属又は高融点金属シリサイドよりなる自己整合導電層43と、該自己整合層43の上方にあって側部に絶縁性のサイドウォール42,37を有する複数の第一の導電層28,29と、前記第一の導電層28,29を覆う絶縁膜37と、少なくとも一つが該第一の導電層28,29の上に形成された複数の第二の導電層3150

~35とを含み、前記第二の導電層31~35のうち少なくとも1つが、前記絶縁膜37に形成された1つの開口部46内で前記自己整合導電層43及び前記第一の導電層28に接触し、前記開口部46内で前記サイドウォール42,37が前記自己整合導電層43に一部重なっていることを特徴とする半導体装置によって達成する。

【0022】または、図8に例示するように、少なくとも絶縁性のサイドウォール42を有する第一の導電層28とその他の導電層14dとを有する半導体素子TR,を半導体基板10,11上に形成する工程と、前記半導体素子TR,の上に絶縁膜37を形成する工程と、前記絶縁膜37のうち少なくとも前記第一の導電層28と他の導電層14dに跨がる領域にある部分を選択的に除去して開口部46を形成するともに、該開口部46内で前記絶縁膜37の一部を前記サイドウォール42の側部に残存させる工程と、前記開口部46を覆う導電膜を全体に形成する工程と、前記期口部46を覆う導電膜を全体に形成する工程と、前記導電膜をパターニングして、少なくとも前記開口部46内に残存させて第二の導電層31を形成する工程とを有することを特徴とする半導体装置の製造方法によって達成する。によって達成する。

[0023]

【作 用】本発明によれば、半導体素子を構成する拡散層と配線層を接続する場合や、拡散層同士を接続する場合に接続用導体パターンを形成している。その接続用導体パターンは、半導体素子を覆う層間絶縁膜のうち接続したい拡散層から配線に至る領域に形成した1つの開口部の内部に設けられている。

【0024】このため、接続用導体パターンを形成しない側の拡散層の表面にある薄い高融点金属シリサイド が、接続用導体パターンを形成する際のエッチングによって除去されることはなくなる。即ち、接続用導体パターンの材料とその下地の材料が限定されなくなる。そして、その開口部付近に接続用導体パターンを限定することで、集積度の低下が最小限で済む。即ち、他の配線層を利用すると、他の機能の配線と接続用導体パターンが 衝突して集積度が低下するのを防げる。

【0025】その接続用導体パターンは、集積度を阻害しなければ、他の導電層の接続など別の目的に工程増なく使用して効果をあげることができる。即ち、その接続用導電パターンを構成する導電膜を別のローカルな配線に使用することにより、工程を増やすことなく、配線密度を向上させ、平均配線長を減少させ、高速化が進むことになる。しかも、拡散層の上に接触面積が広い開口部内を通る接続用導電パターンを延在させると、その拡散層の寄生抵抗が下がる。

【0026】本発明の接続用導体パターンを適用する場合は、p'、n'の両タイプの半導体にオーミックコンタクトを必要とする層、TiSiよりも上の層であるため高温処理が不可能となる層、或いは配線抵抗が問題となる層のいずれかであるから、接続用導体パターンの材料と

しては金属を使用することが望ましいので、層間絶縁膜 及び接続用導体パターンともに他の配線層に比べて薄い ことが望ましい。

【0027】薄層化が容易で、微細加工の精度が出しや すいことから、材料としてタングテンが優れている。ま た、タングステンを使用する場合、フッ素を主なエッチ ャントとするのが有利なために、SiO,を主成分とする絶 縁膜を使用するのが選択比を高くとるのに有利である。 それでも、選択比として2程度が典型的になるので、タ ングステンのエッチング加工においては等方成分が必要 10 になる。これは、ゲート電極の段差が存在するために、 異方性のエッチングでは、その側壁に金属が残りやす く、段差高さ程度の過剰エッチングが必要になり、絶縁 膜の膜厚を厚くする必要があるからである。

【0028】本発明の別な発明によれば、その開口部を 形成する際に、配線の側部にサイドウォールを形成して これを拡散層の縁部に重なるようにするか、その配線を 開口部内で拡散層側に突出させているので、拡散層がし DD構造の場合であっても、そのLDD構造の低濃度層 がサイドウォール又は配線によって保護されるので、接 統用導体パターンがその低濃度層に接することはなく、 基板側にリーク電流が流れることはない。しかも、これ によりフィールド酸化膜の縁部が覆われるので、開口部 形成の際にフィールド酸化膜の縁部がエッチング除去さ れて、そこからリーク電流が流れることもなくなる。ま た、配線と拡散層が接近して形成されるので、セル面積 の縮小化が進む。

【0029】さらに、層間絶縁膜に開口部を形成する際 に、その層間絶縁膜の一部をサイドウォールの側部に残 存させているので、薄い拡散層の表面に形成された薄い 高融点金属シリサイド層が形成されていないフィールド 酸化膜の薄い部分がそのサイドウォールにより確実に保 護されるので接合リークが減少する。それらの開口部を 絶縁膜に形成する際には、その絶縁膜をサイドウォール の側部に残すようにすると、その開口部内でサイドウォ ールの幅が大きくなり、リークし易い部分はサイドウォ ールによって確実に保護される。

[0030]

【実施例】そこで、以下に本発明の実施例を図面に基づ いて説明する。

(a) 本発明の第1実施例の説明

図1~図3は、本発明の第1実施例のSRAMセルの形 成工程を示す平面図、図4は、その部分断面図、図5 は、SRAMセルの等価回路図である。なお、図1~図 3では層間絶縁膜は全て省略されている。

【0031】まず、図3に基づいて本発明の第1実施例 に係るSRAMセルを説明する。図3において、シリコ ン等の半導体基板10の上には、nウェル11とpウェ ル12が形成され、nウェル11には2つのp型負荷ト ランジスタTR, TR, が形成されている。また、pウェ 50 所配線34を介して接続されている。また、第二の転送

ル12には、2つのn型駆動トランジスタTR,,TR,と 2つのn型転送トランジスタTR。, TR。が形成されてい る。これらはMOSトランジスタから構成される。

【0032】また、負荷トランジスタTR₁, TR₂、駆動 トランジスタTR, , TR. 及び転送トランジスタTR, , TR , はフィールド絶縁膜21に囲まれた活性領域22~2 7に形成されている。また、フィールド絶縁膜21の上 には2本のゲート用配線28,29が配置され、それら は負荷トランジスタTR₁, TR₂ と駆動トランジスタT R₁, TR₄ の活性領域 2 2 ~ 2 5 を通り、その通過領域 においてはトランジスタIR」~IR」のゲート電極として 機能する。そのゲート用配線28,29はポリサイド膜 により構成されている。

【0033】2つの負荷トランジスタTR₁, TR₂ は、そ -れぞれ n ウェル 1 1 と p ウェル 1 2 の 境界線 L に 平行な 向きにp型ソース層13s, 14sとドレイン層13 d, 14dを有し、その間には、図示しない絶縁膜を介 してnウェル11の上にゲート電極13g、14gが形 成されている。また、第一の負荷トランジスタTR」のゲ 20 一ト電極13gは、局所配線31を介して第二の負荷ト ランジスタTR, のドレイン層14dに接続される一方、 第二の負荷トランジスタTR, のゲート電極14gは、局 所配線32を介して第一の負荷トランジスタTR」のドレ イン層13dに接続されている。さらに、2つの負荷ト ランジスタTR₁ , TR₂ の各ソース層13s, 14sに は、Vdd電圧印加用のVdd配線(不図示)が接続されて

【0034】2つの駆動トランジスタTR,,TR,のソー ス層15s, 16sとドレイン層15s, 15dは、n ウェル11とpウェル12の境界線Lに対して斜め方向 に配置され、それらのソース層15s, 16sとドレイ ン層15s, 15dの間には、pウェル12の上に図示 しない絶縁膜を介してゲート電極15g, 16gが形成 されている。それらのゲート電極15g、16gは、局 所配線33,34を介して互いに他の駆動トランジスタ TR: , TR: のドレイン層15d, 16dに接続されてい る。

【0035】2つの転送トランジスタTR。, TR。は、ワ ード線WLのうち活性領域26,27を通る部分をゲー 40 ト電極17g, 18gとしたトランジスタで、そのゲー ト電極17g, 18gはnウェル11とpウェル12の 境界線しにほば平行な向きに延在し、それらの両側の活 性領域26,27にはソース/ドレイン層17sd,1 8 s d が形成されている。

【0036】第一の転送トランジスタTR。の一方のソー ス/ドレイン層17sdは第二の駆動トランジスタTR。 のドレイン層16dに直接繋がり、さらに、そのソース /ドレイン層17sdは、第一の駆動トランジスタTR, のゲート電極15gとなる第一のゲート用配線28に局

トランジスタTR、の一方のソース/ドレイン層18sd は、第二の駆動トランジスタTR、のゲート電極16gと なる第二のゲート用配線29に局所配線35を介して接 線されている。

【0037】また、2つの転送トランジスタTR。, TR。の残りのソース/ドレイン層17sd, 18sdには、それぞれ異なるビット線BL, BL, が接続されている。なお、各ゲート電極 $13g\sim18g$ は、nウェル11又はpウェル12の上に図示しないゲート絶縁膜を介して形成される。これら負荷トランジスタTR1, TR1、R2の構成されるR3の構成されるR4の等価回路は、図R5に示すようになる。

【0038】ところで、ソース層、ドレイン層とゲート電極とを導通する局所配線層31~35は、図4(c)に示すような構造となっている。図4(c)は、図3におけるSRAMのA-A線断面図を示している。この図において、負荷トランジスタTR.及びその周囲のゲート用配線28は、全体がSi0.よりなる第一の層間絶縁膜37で覆われている。また、ドレイン層14dからフィールド絶縁膜21上のゲート用配線28に至る部分の第一の層間絶縁膜37には、開口部46が形成されている。そして、その開口部46から露出したドレイン層14dとゲート用配線28は、タングステンよりなる局所配線31によって接続されている。

【0039】また、その局所配線31と第一の層間絶縁膜37等を覆う第二層間絶縁膜39は例えばPSGから形成され、この第二の層間絶縁膜39のうちソース層14sの上には開口部40が形成され、この開口部40を通してVdd配線層41が形成されている。次に、以上のような局所配線31~35を形成する工程を図1~図4に基づいて簡単に説明する。

【0040】まず、シリコンよりなる半導体基板10に、図1に示すようなnウェル11及びpウェル12を形成し、ついで、各トランジスタが形成される活性領域22~27を囲むフィールド絶縁膜21を3500Aの厚さに形成する。次に、活性領域22~27から露出したnウェル11、pウェル12の表面を熱酸化して図4(a)に示すような厚さ80Aのゲート酸化膜13aを形成する。ついで、nウェル11の活性領域22、23にはn型の閾値制御用不純物、pウェル12の活性領域24~27にはp型の閾値制御用不純物を導入する。

【0041】この後に、CVD法により多結晶シリコン 膜を1500Åの厚さに形成し、ついでその積層膜に燐イオンを導入し、これをフォトリソグラフィー法によりパターニングして、図2に示すようなゲート用配線28、29とワード線WLを形成する。これらのゲート用配線28、29は第1~第4の活性領域22~25を通り、その通過部分では各ゲート電極13g~16gとして機能し、また、ワード線WLは残りの活性領域26、

27を通り、その部分ではゲート電極17g、18gとして機能する。そして、それらのゲート用配線28,29とワード線WLは、活性領域22~27以外の領域では、フィールド絶縁膜21の上に位置する。

12

【0042】この後に、図2に示すように、nウェル11の活性領域22、23にはホウ素等のp型不純物を導入し、またpウェル12の活性領域24~27には砒素等のn型不純物を導入し、低濃度のソース層13s~16s、ドレイン層13d~16d、ソース/ドレイン層17sd、18sdを形成する。次に、CVD法により厚さ1000AのSi0.膜を積層してから、これをRIEにより基板面垂直方向に等方性エッチングし、これにより、ゲート用配線28、29及びワード線WLの側部に図4(a)に例示するような絶縁性のサイドウォール42を形成する。

【0043】続いて、そのサイドウォール42とゲート用配線28、29、ワード線WL及びフィールド絶縁膜21をマスクにして、pウェル12の活性領域24~27には燐や砒素等の高濃度のn型不純物を導入し、またnウェル11の活性領域22、23には高濃度のホウ素等のp型不純物を導入する。続いて不純物を800℃で活性化し、例えば図4(a)に示すようにソース層14s、ドレイン層14dをLDD構造にする。

【0044】次に、チタン膜をスパッタリングで300 Aの厚さに形成し、ついで、650℃の高速アニーリン グ処理(RTA(rapid thermal annealing))によりチタンをゲート用配線28,29、ソース層13s~16 s、ドレイン層13d~16d及びソース/ドレイン層 17sd、18sdのシリコンと合金化してチタンシリサイド層43を形成し、この後に、アンモニア過水で不要部分を除去して合金化しなかったチタン膜を除去する。これにより、例えば図4(a)に示すように、ゲート電極14g(ゲート用配線)、ソース層14s及びドレイン層14dの表面にチタンシリサイド(TiSi)層43 が自己整合的に形成される。

【0045】続いて、プラズマCVD法によりSi0,を500Åの厚さに成長し、これを第一の層間絶縁膜37とする。さらに、マスクとRIEを使用するフォトリソグラフィー法によりその層間絶縁膜37をパターニングし、図3に示すように、ゲート用配線28,29とソース層13s~16s、ドレイン層13d~16d、ソース/ドレイン層17sd、18sdとを接続しようとする領域に開口部45~49を形成する。

【0046】次に、スパッタ法により厚さ500Åのタングステン又はタンステンシリサイド膜を形成した後に、マスクとRIEを使用するフォトリソグラフィー法によりそのタングステン膜をパターニングして、開口部45~49とその周囲に残存させ、これを図3、図4(b)に示すような局所配線31~35として使用する。50 この場合のRIEは、平行平板型のRIE装置を使用

30

40

14

し、エッチング雰囲気内に六フッ化硫黄(SF。) ガスを200sccmで導入し、その雰囲気の圧力を0.2Torrとするとともに、高周波電力を300Wとして14秒間エッチングする。この条件によれば、下地となるSiO。層間絶縁膜37の段差部分にタングステンが残留することはなく、また、その層間絶縁膜37は150A程度の膜減りで済み、寸法シフトがほぼ零の良好な加工が可能となった。さらに、この条件によるエッチングでは、横方向のエッチング速度が、縦方向の1/3以上であった。

【0047】なお、タングステンは、微細加工の精度を出しやすく、エッチャントとしてフッソ含有ガスを使用するとSiO₁との選択比が高くなるので有利であるが、段差におけるタングステンの残存をなくすためには、等方性成分を含むエッチングが好ましい。この後に、プラズマCVD法により厚さ3500人のSiO₁膜50を形成し、ついで回転塗布法により1000人のSOGを形成する。このSOGは第二の層間絶縁膜39となる。

【0048】さらに、図3に示すように、第二の層間絶縁膜39にVdd電源配線、Vcc電源配線などを接続するための開口部40、51~55を形成した後に、さらに図示しないプラズマCVD方によるSi0.膜とSOG膜を積層形成し、この積層膜に開口部を形成してピット線を形成し、高速論理素子と高集積SRAMを含む半導体集積回路を完成させる。

【0049】ところで、ソース層、ドレイン層の表面に形成される高融点金属シリサイドとしてサリサイドを抗なるコバルトシリサイドを用いていもよいを選択によるコバルトシリサイドを用いているようとで選択に高いてもよい。さらに、ソース層とドレイン層の上に高いなくてもよいが、この場合には、ゲート用配線28、29とワード線WLを形成してもよりの1500をそれぞれ500人、1500人の厚さに形成し、それから、それらの膜に不純物イオンを注入し、ついでCVD法によりSi0、膜を100人人の厚さに形成し、さらに、マスクとRIEを使用するフォトリソグラフィー法によりSi0、膜から多結晶シリコン膜を連続的にパターニングしてもよい。

【0050】以上のような構造によれば、局所配線31~35を構成する導電膜をパターニングする際に、局所配線31~35が接続されない側のソース層13s~16 s 等が層間絶縁膜37により覆われているので、局所配線を形成する際のエッチングによって薄層化されたソース層、ドレイン層の厚さが減少することはない。しかも、ソース層、ドレイン層の表面にサリサイド技術による高融点金属シリサイド膜(43)が形成されていても、その膜が除去されることもなくなる。

【0051】この結果、トランジスタの微細化のためにソース層やドレイン層が薄くなっても特に不都合なことはなく、SRAMの小型化と高速化が同時に実現できる

ことになる。

(b) 本発明の第2実施例の説明

第1の実施例では、トランジスタ相互間を接続するゲート用配線(ゲート電極)28,29を図2に示すように n型にしているが、SRAMを構成するMOSトランジスタを全て表面チャネル型とする場合には、ゲート電極を構成するゲート用配線28,29に導入する不純物を nウェル11とpウェル12において打ち分ける必要がある。

【0052】しかし、p型とn型の不純物領域が1つのゲート用配線28,29に存在すると、その境界領域では不純物が拡散して補償し合い、導電率が低下しかねない。そこで、図6に示すように、その境界領域で分離されたゲート用配線28A,Bを形成し、nウェル11側のゲート用配線28A,29Aにはp型不純物、pウェル12側のゲート用配線28B,29Bにはp型不純物を導入する。分割されたゲート用配線28A,28B(29A,29B)は、その上の層間絶縁膜37の開口部56(57)とその周囲に形成された局所配線58(59)を介して導通する。

【0053】それらの局所配線58.59は、第1実施例で示した局所配線の形成の際に同時に形成されることになる。

(c) 本発明の第3実施例の説明

第1の実施例では、ゲート電極になる部分を除いたゲート用配線28,29をフィールド絶縁膜21の上に形成しているが、次のような不都合が生じることがある。

【0054】すなわち、局所配線31を形成する際に層間絶縁37に形成する開口部46がフィールド絶縁膜21の縁部にかかると、その縁部が開口部形成時に図7(a)に示すようにエッチングされてnウェル11、pウェル12が露出するおそれがある。また、LDD構造のソース/ドレイン層の低濃度領域が局所配線に接することになる。

【0055】 これらにより、図7(a) に示すように、局所配線46とウェル11,12との間にリーク電流が流れる。そこで、リーク電流の低減のために次のような構造を採用してもよい。例えば図7(b),(c) に示すように、ゲート用配線28を活性領域23内に突出させたり、図7(d),(e) に示すように、ゲート用配線28の側部に形成された絶縁性サイドウォール42を活性領域23内に突出させるようにしてもよい。

【0056】これによれば、ソース層14s、ドレイン層14dの低濃度層がゲート用配線28のサイドウォール42によって覆われることになるので、その低濃度層が局所配線46と接したり、ウェル11、12が露出することがなくなる。これにより局所配線46からリーク電流が流れなくなる。さらに、図8(a),(b) に示すように、層間絶縁膜37の一部をサイエッチング条件を調整し、層間絶縁膜37の一部をサイ

2.0

15

ドウォール42の上に残すようにすれば、ソース/ドレイン層14s, dの低濃度領域が確実に保護され、これにより、局所配線31と低濃度層との接続が阻止される。

【0057】 このようにサイドウーオル42 の幅を増すためには、例えば次の条件で開口部46を形成すればよい。ソース/ドレイン層14s, dを形成した後に、 $500\sim100$ AのSiOuよりなる層間絶縁膜37を形成し、ついでRIEを用いたフォトリソグラフィー法により開口部46を形成するが、この場合、開口部46を形成した後のオーバーエッチングを200A程度にすると、サイドウォール42は面方向に $0.03\sim0.06$ μ m程度拡張する。

【0058】なお、ソース/ドレイン層14s, d の表面には、図8(b) のように高融点金属シリサイド層43 があってもよいし図8(c) のようになくてもよい。

(d) 本発明の第4実施例の説明

上記した実施例では半導体記憶装置のSRAMセルについて局所配線を形成することについて説明したが、SRAMセル以外の領域にも局所配線を適用してもよい。そこで次に、CMOSインバータにおける局所配線について説明する。

【0059】図9(a) は、本発明の第4実施例を示す平面図、図9(b) は、そのZ-Z線断面図、図9(c) はC MOSインパータの等価回路図である。図9において、n ウェル11とp ウェル12には、ぞれぞれフィールド絶縁膜21で囲まれた活性領域61,62が設定され、それらの活性領域61,62の中央にはゲート絶縁膜64を介してゲート電極63g,64gが形成され、それらは一体化されている。

【0060】ゲート電極63g,64gは、例えばタングステンシリサイドとn型多結晶シリコンからなるボリサイド膜によって構成されている。また、nウェル11の活性領域61のゲート電極63gの両側にはp型のソース層63s及びドレイン層63dが導入され、これによりp型MOSトランジスタTR,が構成される。さらに、pウェル12の活性領域62のゲート電極64gの両側にはn型のソース層64s及びドレイン層64dが形成され、これによりn型MOSトランジスタTR,が構成される。

【0061】これらのMOSトランジスタTR,,TR。は、図9(b) に例示するように全体がSiO,よりなる層間絶縁膜37により覆われている。また、p型MOSトランジスタTR。のドレイン層63d,64dにはそれぞれ複数の開口部66が形成され、それらの開口部66とその周辺の層間絶縁膜37を含む領域に局所配線71が形成されている。

【0062】また、n型とp型のMOSトランジスタTR, の各ソース層63s, 64sdには、それぞれ複数の開口部65が形成され、その開口部65からはnウ

エル11とpウェル12の境界線Lと反対側のフィールド絶縁膜21上に延びる局所配線72、73が形成されている。さらに、局所配線71~73を覆う層間絶縁膜39のうち、各局所配線71~73とゲート電極63g、64gの上にはそれぞれ開口部67~70が形成され、これらの開口部67~70を通してVss配線74、Vdd配線75、出力配線76及び入力配線77が形成されている。

16

【0063】このような局所配線71~73によれば、ソース層63s,64s及びドレイン層63d,64dにおいて開口部65、66が適当な間隔で複数形成されているので、ソース、ドレインの寄生抵抗を工程を増やすことなく下げることができる。しかも、SRAMセルと同時に形成するので工程が増えることはなく、配線密度を向上でき、平均配線長を減少させて高速化が図れる。

【0064】ところで、p型MOSトランジスタTR、のゲート電極63gを構成する多結晶シリコンをp'型とし、n型MOSトランジスタTR。のゲート電極64gを構成する多結晶シリコンをn'型とする場合には、図10に示すように、それらのゲート電極63g,64gを分離して、それを覆う層間絶縁膜37に開口部78を設け、その中と周囲に局所配線79を形成し、2つのゲート電極63g,64gを接続する。

【0065】また、高集積化のために、例えば図10及び図11(a) に示すように n型MOSトランジスタTR。のソース層64sとVss配線74を接続するために層間絶縁膜39に設けた開口67を局所配線73の上に位層させてもよい。なお、局所配線73を形成するために層間絶縁膜37に形成された開口部65がフィールド絶縁膜21の縁部にかかり、その縁部がエッチングされて取ウェル12が露出するようなことがあれば、リーク電流が流れる。そこで、開口部65を形成した後に、その開口部65を通して不純物を導入、活性化する必要があるが、このようにすることにより、ソース層64sの幅が縮小され、拡散層容量が低減する。この結果、半導体素子の動作の遅延時間が短縮され、動作速度が速くなる。【0066】

【発明の効果】以上述べたように本発明によれば、本40 発明によれば、半導体素子を構成する拡散層と配線層を接続する場合や、拡散層同士を接続する場合に接続用導体パターンを形成している。その接続用導体パターンは、半導体素子を覆う層間絶縁膜のうち接続したい拡散層から配線に至る領域に形成した1つの開口部の内部に設けられている。

【0067】このため、接続用導体パターンを形成しない側の拡散層の表面にある薄い高融点金属シリサイドが、接続用導体パターンを形成する際のエッチングによって除去されることはなくなる。即ち、接続用導体パターンの材料とその下地の材料が限定されなくなる。そし

1.0

18

て、その開口部付近に接続用導体パターンを限定することで、集積度の低下が最小限で済む。即ち、他の配線層を利用すると、他の機能の配線と接続用導体パターンが 衝突して集積度が低下するのを防げる。

【0068】その接続用導体パターンは、集積度を阻害しなければ、他の導電層の接続など別の目的に工程増なく使用して効果をあげることができる。即ち、その接続用導電パターンを構成する導電膜を別のローカルな配線に使用することにより、工程を増やすことなく、配線密度を向上させ、平均配線長を減少させ、高速化が進むことになる。しかも、拡散層の上に接触面積が広い開口部内を通る接続用導電パターンを延在させると、その拡散層の寄生抵抗が下がる。

【0069】本発明の接続用導体パターンを適用する場合は、p'、n'の両タイプの半導体にオーミックコンタクトを必要とする層、TiSiよりも上の層であるため高温処理が不可能となる層、或いは配線抵抗が問題となる層のいずれかであるから、接続用導体パターンの材料としては金属を使用することが望ましいので、層間絶縁膜及び接続用導体パターンともに他の配線層に比べて薄いことが望ましい。

【0070】薄層化が容易で、微細加工の精度が出しやすいことから、材料としてタングテンが優れている。また、タングステンを使用する場合、フッ素を主なエッチャントとするのが有利なために、SiO₁を主成分とする絶膜を使用するのが選択比を高くとるのに有利である。それでも、選択比として2程度が典型的になるのである。それでも、選択比として2程度が典型的になるのである。それでも、選択比として2程度が典型的になるのであるがステンのエッチング加工においては等方成分が必要になる。これは、ゲート電極の段差が存在するために、異方性のエッチングでは、その側壁に金属が残りやすく、段差高さ程度の過剰エッチングが必要になり、絶縁膜の膜厚を厚くする必要があるからである。

【0071】本発明の別な発明によれば、その開口部を形成する際に、配線の側部にサイドウォールを形成してこれを拡散層の縁部に重なるようにするか、その配線を開口部内で拡散層側に突出させているので、拡散層がLDD構造の場合であっても、そのLDD構造の低濃度層がサイドウォール又は配線によって保護されるので、接続用導体パターンがその低濃度層に接することはなく、基板側にリーク電流が流れることはない。しかも、これ 40によりフィールド酸化膜の縁部が覆われるので、開口部形成の際にフィールド酸化膜の縁部がエッチング除去されて、そこからリーク電流が流れることもなくなる。また、配線と拡散層が接近して形成されるので、セル面積の縮小化が進む。

【0072】さらに、層間絶縁膜に開口部を形成する際に、その層間絶縁膜の一部をサイドウォールの側部に残存させているので、薄い拡散層の表面に形成された薄い高融点金属シリサイド層が形成されていないフィールド酸化膜の薄い部分がそのサイドウォールにより確実に保50

護されるので接合リークが減少する。それらの開口部を 絶縁膜に形成する際には、その絶縁膜をサイドウォール の側部に残すようにすると、その開口部内でサイドウォ ールの幅が大きくなり、リークし易い部分はサイドウォ ールによって確実に保護される。

【図面の簡単な説明】

【図1】本発明の第1実施例の製造工程を示す平面図 (その1)である。

【図2】本発明の第1実施例の製造工程を示す平面図 (その2)である。

【図3】本発明の第1実施例の製造工程を示す平面図 (その3)である。

【図4】本発明の第1実施例の製造工程を示す断面図である。

【図5】本発明の第1実施例の半導体装置の等価回路図である

【図6】本発明の第2実施例の半導体装置の要部を示す 平面図及び断面図である。

【図7】本発明の第3実施例の半導体装置の要部を示す 20 平面図及び断面図(その1)である。

【図8】本発明の第3実施例の半導体装置の要部を示す 平面図及び断面図(その2)である。

【図9】本発明の第4実施例の半導体装置を示す第一の 平面図、第一の断面図及びその等価回路図である。

【図10】本発明の第4実施例の半導体装置の第二の平面図である。

【図11】本発明の第4実施例の半導体装置の第一、第 二の断面図である。

【図12】従来装置の一例を示す断面図である。

30 【符号の説明】

ト用配線

11 nウェル

12 pウェル

13g~18g ゲート電極

13s~16s ソース層

13d~16d ドレイン層

17sd、18sd ソース/ドレイン層

21 フィールド絶縁膜

22~27 活性領域

28、29、28A、28B、29A、29B ゲ

31~35、58、59 局所配線

37、39 層間絶縁膜

45~49、40、56、57 開口部

41 Vdd配線

42 サイドウォール

43 TiSi層

61、62 活性領域

63d、64d ドレイン層

65、66 開口部


0 67~70、78 開口部


 $TR_1 \sim TR_2$


MOSトランジスタ

【図1】 [図2] 【図10】 2.1 フィールド酸化膜 Ø \boxtimes \boxtimes -63g 23 23 X \boxtimes ⊠ \square 14g 2g < 1 --11 X 78 n ļ -12 \boxtimes \boxtimes Ø 16g 24 25 25 78: 陽口部 79: 局所配根 -26 18g. -26 27


【図8】







【図3】





TR1,TR2: 負荷トランジスタ


TR3,TR4: 駆動トランジスタ

TR5,TR6: 転送トランジスタ 31~35: 局所配線 22~27: 活性領域 28, 29: ゲート配板

【図4】









【図11】

(a)

21 -






645


80


64d







[図6]









【図12】



- 1 : 半海体基板
- 2:フィールド瓶疎旋
- 3: トランジスタ
- 人:配稿
- 5: ドレイン恩
- 6・ゲート電極
- 7 : ソース層
- 8: 窒化チタン酸
- 9:局产配数








63d,64d・ドレイン居 65,66: 期口部 67~70: ^{局所配線} 71~73: ^{8円}部

61,62:活性領域



THIS PAGE BLANK (USPTO)